

Föreläsning 11

Sekventiell logik

Introduktion

Kurs 1TE624 Elektronik I

Mål

Begränsningar av
kombinatorisk logik

Vippor

Översättningar

Låskretsar

Grindade vippor

Sekvensiella system

Klockade vippor

Monostabila vippor

Astabila vippor

Uwe Zimmermann
Fasta tillståndets elektronik
Uppsala universitet



Mål för dagens föreläsning.

Mål

Begränsningar av
kombinatorisk logik

Vippor

Översättningar

Låskretsar

Grindade vippor

Sekvensiella system

Klockade vippor

Monostabila vippor

Astabila vippor



- 1 Se begränsningar av kombinatorisk logik
- 2 Lära känna vanliga vippor
- 3 Förstå konceptet av klockning och taktfrekvens

På måndag

- 1 Tillståndsgrafer
- 2 Komplexa sekvensiella nät




Ologisk logik? – Fördröjning




- alla verkliga logiska kretsar visar en fördröjning mellan in- och utgångarna
- om signaler passerar genom olika många grunder kan man få oväntade resultat
- fördröjningstiden τ_D
 - beror på typ av grind (t.ex. NAND, NOR, AND, OR,...)
 - beror på kopplingsteknik (t.ex. bipolär, CMOS $\hookrightarrow$ föreläsning 13)
 - ligger mellan 1 ns och ungefär 100 ns



Ologisk logik? – Rekursion



NAND		
A	B	Q
0	0	1
0	1	1
1	0	1
1	1	0



En enkel låskrets

Mål

Begränsningar av
kombinatorisk logik

Vippor

Översättningar

Låskretsar


Grindade vippor

Sekvensiella system

Klockade vippor

Monostabila vippor

Astabila vippor



RS-lås

R	S	Q	$\overline{Q}$
0	0	Q_0	$\overline{Q_0}$
0	1	1	0
1	0	0	1
1	1	odefinierad	



Mål

Begränsningar av
kombinatorisk logik

Vippor

Översättningar
Låskretsar
Grindade vippor
Sekvensiella system
Klockade vippor
Monostabila vippor
Astabila vippor

- en **vippa** är ett logiskt nät med två *lägen*
- dessa lägen kan vara
 - bistabila – båda lägen är stabila
 - monostabila – bara ett läge är stabilt
 - astabila – inget läge är stabilt
- en **vippa** har oftast två komplementära utgångar Q och $\overline{Q}$ (ibland också skriven som $/Q$)
- övergången mellan lägen styrs av logiska signaler vid **vippans** ingångar





engelska

flipflop

latch

register

symbol



svenska

vippa

låskrets

en grupp av flera vippor

förklaring

kretsen reagera på signalens
stigande flank

$0 \rightarrow 1$ ($\lceil$)

kretsen reagera på signalens
fallande flank

$1 \rightarrow 0$ ($\rfloor$)

Mål

Begränsningar av
kombinatorisk logik

Vippor

Översättningar

Låskretsar

Grindade vippor

Sekvensiella system

Klockade vippor



Monostabila vippor

Astabla vippor





RS låskretsar



ANSI grindar



IEC grindar



IEC symbol



R	S	Q	$\bar{Q}$
0	0	Q_0	$\bar{Q}_0$
0	1	1	0
1	0	0	1
1	1	odefinerad	

Mål

Begränsningar av
kombinatorisk logik

Vippor

Översättningar

Låskretsar

Grindade vippor

Sekvensiella system


Klockade vippor

Monostabila vippor


Astabla vippor



IEC grindar



IEC symbol



R	S	EN	Q	$\overline{Q}$
x	x	0	Q_0	$\overline{Q_0}$
0	0	1	Q_0	$\overline{Q_0}$
0	1	1	1	0
1	0	1	0	1
1	1	1	odefinerad	

Mål

Begränsningar av
kombinatorisk logik

Vippor

Översättningar

Låskretsar

Grindade vippor

Sekvensiella system


Klockade vippor

Monostabila vippor

Astabila vippor



grindat RS lås med preset



- ingångarna R och S är styrda av EN
- ingångarna $\overline{preset}$ och $\overline{clear}$ är direktverkande



Exempel på sekvensiella system

- trafikljus
- hissar
- tvättmaskiner
- clockor
- datorer
- ...

Mål

Begränsningar av
kombinatorisk logik

Vippor

Översättningar

Låskretsar

Grindade vippor

Sekvensiella system


Klockade vippor

Monostabila vippor

Astabila vippor




JK vippa




J	K	C	Q	$\overline{Q}$
x	x	0	Q_0	$\overline{Q_0}$
x	x	1	Q_0	$\overline{Q_0}$
0	0	┐	Q_0	$\overline{Q_0}$
0	1	┐	0	1
1	0	┐	1	0
1	1	┐	$\overline{Q_0}$	Q_0

- i JK vippan togs det odefinierade läget $S = R = 1$ bort
- istället växlar uttillstånden vid $J = K = 1$ med varje taktpuls

IEC symbol:




Master-Slave vippa



- i master-slave vippan är två vippor seriekopplade
- *slave*-vippan har omvänd polaritet på grunden
- informationen låses in i *master*-vippan under $EN = 1$
- *slave*-vippan utgångar uppdateras när återigen $EN = 0$
- kombinationen $R = S = 1$ är fortfarande odefinierad

IEC symbol:



Komponent: 7473 – två M/S JK-vippor



September 1986
Revised February 2000

DM7473 Dual Master-Slave J-K Flip-Flops with Clear and Complementary Outputs

General Description


This device contains two independent positive pulse triggered J-K flip-flops with complementary outputs. The J and K data is processed by the flip-flops after a complete clock pulse. While the clock is LOW the slave is isolated from the master. On the positive transition of the clock, the data from the J and K inputs is transferred to the master. While the clock is HIGH the J and K inputs are disabled. On the

negative transition of the clock, the data from the master is transferred to the slave. The logic states of the J and K inputs must not be allowed to change while the clock is HIGH. Data transfers to the outputs on the falling edge of the clock pulse. A LOW logic level on the clear input will reset the outputs regardless of the logic states of the other inputs.

Ordering Code:

Order Number	Package Number	Package Description
DM7473N	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Connection Diagram



Function Table

Inputs				Outputs	
CLR	CLK	J	K	Q	$\bar{Q}$
L	X	X	X	L	H
H	$\neg$	L	L	Q_0	$\bar{Q}_0$
H	$\neg$	H	L	H	L
H	$\neg$	L	H	L	H
H	$\neg$	H	H	Toggle	Toggle

H = HIGH Logic Level
L = LOW Logic Level
X = Either LOW or HIGH Logic Level
 $\neg$ = Positive pulse data. The J and K inputs must be held constant while the clock is HIGH. Data is transferred to the outputs on the falling edge of the clock pulse.
 Q_0 = The output logic level before the indicated input conditions were established.
Toggle = Each output changes to the complement of its previous level on each HIGH level clock pulse.

DM7473 Dual Master-Slave J-K Flip-Flops with Clear and Complementary Outputs

Sekventiell logik

Uwe Zimmermann

Mål

Begränsningar av kombinatorisk logik

Vippor

Översättningar

Låskretsar

Grindade vippor

Sekvensiella system


Klockade vippor

Monostabila vippor

Astabila vippor




D vippa



- D-vippan har bara en ingång D som är kopplad till S -ingången av en RS-vippa
- internt kopplas komplementet $\bar{D}$ till R -ingången av RS-vippan
- den odefinierade kombinationen $R = S = 1$ av RS-vippan är utesluten
- informationen från ingången D överförs till utgången Q med den stigande (eller fallande) taktsignalen
- D-vippan används ofta för att mellanlagra binär information

IEC symbol:



Praktiskt exempel: D-vippa i datorskretsar

Mål

Begränsningar av kombinatorisk logik

Vippor

Översättningar

Låskretsar


Grindade vippor

Sekvensiella system

Klockade vippor

Monostabila vippor

Astabila vippor



AD_i ————— kombinerad adress/data

ALE ————— adress latch enable

$\overline{DEN}$ ————— data enable

- processorer som 8086 har dubbelfunktion på vissa pinnar
- minnes-adressen mellanlagras i en register av D-typ




Komponent: 74HC374 – 8-bit D-register

CD54/74HC374, CD54/74HCT374, CD54/74HC574, CD54/74HCT574

Pinouts

CD54HC374, CD54HCT374
(CERDIP)
CD74HC374, CD74HCT374
(PDIP, SOIC)
TOP VIEW



TRUTH TABLE

INPUTS			OUTPUT
OE	CP	Dn	Qn
L	↑	H	H
L	↑	L	L
L	L	X	Q0
H	X	X	Z

H = High Level (Steady State)

L = Low Level (Steady State)


X = Don't Care

↑ = Transition from Low to High Level

Q0 = The level of Q before the indicated steady-state input conditions were established

Z = High Impedance State

Functional Diagram



Mål

Begränsningar av kombinatorisk logik

Vippor

Översättningar

Låskretsar

Grindade vippor

Sekvensiella system

Klockade vippor

Monostabila vippor

Astabla vippor



Praktiskt exempel: Skift-register

Mål

Begränsningar av kombinatorisk logik

Vippor

Översättningar

Låskretsar


Grindade vippor

Sekvensiella system

Klockade vippor

Monostabila vippor

Astabla vippor



- ett *skift-register* består av seriekopplade master-slave vippor
- taktsignalen är kopplad till alla vippor samtidigt
- med varje takt skjuts informationen från ingången ett steg vidare
- finns med både seriella och parallela in- och utgångar
- användningsområden: USB, SATA, mobiltelefoner,...



Komponent: 74HC164 – 8-bit skift-register

Sekventiell logik

Uwe Zimmermann

Philips Semiconductors

74HC164; 74HCT164

8-bit serial-in, parallel-out shift register




Fig 4. Functional diagram

6. Pinning information

6.1 Pinning





Fig 5. Pin configuration DIP14, SO14, SSOP14 and TSSOP14



(1) The die substrate is attached to the exposed die pad using conductive die attach material. It can not be used as a supply pin of input.

Fig 6. Pin configuration DHVQFN14

Mål

Begränsningar av kombinatorisk logik

Vippor

Översättningar

Låskretsar

Grindade vippor

Sekvensiella system



Klockade vippor

Monostabila vippor

Astabila vippor




T vippa



- i en T-vippa är kopplas D -ingången av en D-vippa till dess inverterande utgång $\overline{Q}$
- utgångslägen växlas med varje stigande (eller fallande) flank på taktsignalen (*toggle*)
- vid en regulär takt på ingången få man halva taktfrekvensen på utgångarna
- utgångarna producera taktsignaler med 180 graders fasvridning

T-vippa med styringång:



Mål

Begränsningar av kombinatorisk logik

Vippor

Översättningar

Låskretsar

Grindade vippor

Sekvensiella system

Klockade vippor

Monostabila vippor

Astabla vippor



Praktiskt exempel: Binärräknare

Mål

Begränsningar av
kombinatorisk logik

Vippor

Översättningar

Låskretsar


Grindade vippor

Sekvensiella system

Klockade vippor

Monostabila vippor

Astabla vippor




- seriekoppling av n vippor ger en 2^n binärräknare
- signalfördröjningen i denna koppling leder till asynkrona utgångar
- signalen *hoppas* från steg till steg – engl.: *ripple counter*





www.fairchildsemin.com

142

Astabila vipper



Monostabil vippa



- en monostabil vippa har ett stabilt grundläge ($Q = 0$)
- en signal på *trigger*-ingången T sätter vippan i läge $Q = 1$
- efter en konstant tid τ växlar vippan tillbaka till grundläget
- tidskonstanten bestäms oftast av en extern RC-kombination $\tau \propto RC$
- monostabila vippor finns i olika utföranden
 - *resetable* – väntetiden kan avbrytas
 - *retriggerable* – väntetiden kan förlängas



- en astabil **vippa** har inget stabilt läge
- vippans utgångar växlar jämt
- frekvensen bestäms av externa eller interna komponenter
 - RC-kopplingar $\hookrightarrow$ relaxations-oscillatorer
 - quartzkristaller $\hookrightarrow$ quartsur, datorer
 - akustiska resonatorer $\hookrightarrow$ mobiltelefoner
- den maximala frekvensen begränsas av fördröjningstiden



Praktiskt exempel: Oscillatorer

Mål

Begränsningar av kombinatorisk logik

Vippor

Översättningar

Låskretsar


Grindade vippor

Sekvensiella system


Klockade vippor

Monostabila vippor


Astabila vippor




N. Storey
Fig. 13.22



P. Horowitz
The Art of Electronics



Fairchild Semic.
AN-118



P. Horowitz
The Art of Electronics



Komponent: NE555 – universal timer

Sekventiell logik

Uwe Zimmermann




NA555, NE555, SA555, SE555
PRECISION TIMERS

SLSF022G—SEPTEMBER 1973—REVISED MARCH 2008

Monostable Operation

For monostable operation, any of these timers can be connected as shown in [Figure 9](#). If the output is low, application of a negative-going pulse to the trigger (TRIG) sets the flip-flop ($\bar{Q}$ goes low), drives the output high, and turns off Q1. Capacitor C then is charged through R_A until the voltage across the capacitor reaches the threshold voltage of the threshold (THRES) input. If TRIG has returned to a high level, the output of the threshold comparator resets the flip-flop ($\bar{Q}$ goes high), drives the output low, and discharges C through Q1.



Pin numbers shown are for the D, JG, P, PS, and PW packages.

Figure 9. Circuit for Monostable Operation




Figure 10. Typical Monostable Waveforms

Mål

Begränsningar av
kombinatorisk logik

Vippor

Översättningar

Låskretsar

Grindade vippor

Sekvensiella system

Klockade vippor

Monostabila vippor

Astabla vippor



Komponent: NE555 – universal timer

Sekventiell logik

Uwe Zimmermann

NA555, NE555, SA555, SE555 PRECISION TIMERS


SLFS022G—SEPTEMBER 1973—REVISED MARCH 2008



Astable Operation

As shown in [Figure 12](#), adding a second resistor, R_B , to the circuit of [Figure 9](#) and connecting the trigger input to the threshold input causes the timer to self-trigger and run as a multivibrator. The capacitor C charges through R_A and R_B and then discharges through R_B only. Therefore, the duty cycle is controlled by the values of R_A and R_B .

This astable connection results in capacitor C charging and discharging between the threshold-voltage level ($\approx 0.67 \times V_{CC}$) and the trigger-voltage level ($\approx 0.33 \times V_{CC}$). As in the monostable circuit, charge and discharge times (and, therefore, the frequency and duty cycle) are independent of the supply voltage.



Pin numbers shown are for the D, JG, P, PS, and PW packages.
NOTE A: Decoupling CONT voltage to ground with a capacitor can improve operation. This should be evaluated for individual applications.

Figure 12. Circuit for Astable Operation




Figure 13. Typical Astable Waveforms

Mål

Begränsningar av
kombinatorisk logik

Vippor

Översättningar

Låskretsar

Grindade vippor

Sekvensiella system

Klockade vippor

Monostabila vippor

Astabla vippor

